2FPGA工程师
Verilog语言设计/状态机设计/二段式与三段式的对比
二段式状态机的输出为什么容易产生毛刺？
题目摘要
FPGA工程师面试题：二段式状态机的输出为什么容易产生毛刺？重点考察组合逻辑输出的竞争冒险本质，以及毛刺在同步系统和异步系统中的不同影响。可结合先解释二段式输出的信号路径——组合逻辑直接驱动输出，再说明组合逻辑固有的竞争冒险问题，最后点明毛刺在什么场景下会出事来组织回答。
- 岗位方向：FPGA工程师
- 所属章节：Verilog语言设计
- 当前小节：二段式与三段式的对比
- 考察重点：组合逻辑输出的竞争冒险本质，以及毛刺在同步系统和异步系统中的不同影响。
- 作答建议：先解释二段式输出的信号路径——组合逻辑直接驱动输出，再说明组合逻辑固有的竞争冒险问题，最后点明毛刺在什么场景下会出事。
考察要点
组合逻辑输出的竞争冒险本质，以及毛刺在同步系统和异步系统中的不同影响。
答题思路
先解释二段式输出的信号路径——组合逻辑直接驱动输出，再说明组合逻辑固有的竞争冒险问题，最后点明毛刺在什么场景下会出事。
这道题的参考答案包含了详细的分析和要点总结。点击下方按钮查看完整答案。
答案经过精心组织，帮助你建立系统化的知识框架。