2FPGA工程师
Verilog语言设计/赋值语义/组合逻辑中的赋值选择
组合逻辑的always块里，为什么必须用阻塞赋值？
题目摘要
FPGA工程师面试题：组合逻辑的always块里，为什么必须用阻塞赋值？重点考察阻塞赋值（=）与非阻塞赋值（<=）在组合逻辑always块中的语义差异，以及错误使用非阻塞赋值可能导致的仿真与综合不一致问题。可结合分两步回答： 1. 先解释阻塞赋值的执行语义——为什么它适合组合逻辑。 2....
- 岗位方向：FPGA工程师
- 所属章节：Verilog语言设计
- 当前小节：组合逻辑中的赋值选择
- 考察重点：阻塞赋值（=）与非阻塞赋值（<=）在组合逻辑always块中的语义差异，以及错误使用非阻塞赋值可能导致的仿真与综合不一致问题。
- 作答建议：分两步回答： 1. 先解释阻塞赋值的执行语义——为什么它适合组合逻辑。 2. 再说明如果在组合逻辑中误用非阻塞赋值会出什么问题。
考察要点
阻塞赋值（=）与非阻塞赋值（<=）在组合逻辑always块中的语义差异，以及错误使用非阻塞赋值可能导致的仿真与综合不一致问题。
答题思路
分两步回答： 1. 先解释阻塞赋值的执行语义——为什么它适合组合逻辑。 2. 再说明如果在组合逻辑中误用非阻塞赋值会出什么问题。
这道题的参考答案包含了详细的分析和要点总结。点击下方按钮查看完整答案。
答案经过精心组织，帮助你建立系统化的知识框架。