3FPGA工程师
FPGA开发工具链/ModelSim功能仿真/仿真精度与时间尺度设置
多个模块用了不同的timescale，仿真器怎么处理？
题目摘要
FPGA工程师面试题：多个模块用了不同的timescale，仿真器怎么处理？重点考察多模块timescale共存时的编译作用域规则和全局精度取最小值的机制。可结合分两层回答：第一层讲timescale的作用域是「编译单元内向下生效」，第二层讲全局精度的合并规则。可以配合一个简单场景说明来组织回答。
- 岗位方向：FPGA工程师
- 所属章节：FPGA开发工具链
- 当前小节：仿真精度与时间尺度设置
- 考察重点：多模块timescale共存时的编译作用域规则和全局精度取最小值的机制。
- 作答建议：分两层回答：第一层讲timescale的作用域是「编译单元内向下生效」，第二层讲全局精度的合并规则。可以配合一个简单场景说明。
考察要点
多模块timescale共存时的编译作用域规则和全局精度取最小值的机制。
答题思路
分两层回答：第一层讲timescale的作用域是「编译单元内向下生效」，第二层讲全局精度的合并规则。可以配合一个简单场景说明。
这道题的参考答案包含了详细的分析和要点总结。点击下方按钮查看完整答案。
答案经过精心组织，帮助你建立系统化的知识框架。