2FPGA工程师
FPGA开发工具链/Vivado综合流程/RTL推断规则
RTL代码中哪些写法会导致综合器推断出锁存器（Latch）？
题目摘要
FPGA工程师面试题：RTL代码中哪些写法会导致综合器推断出锁存器（Latch）？重点考察Latch的意外推断是FPGA设计中的经典问题，核心在于理解组合逻辑描述不完整时综合器的默认行为。可结合先解释Latch推断的根本原因（组合逻辑中信号未被完全赋值），再列举几种典型的触发场景，最后给出规避...
- 岗位方向：FPGA工程师
- 所属章节：FPGA开发工具链
- 当前小节：RTL推断规则
- 考察重点：Latch的意外推断是FPGA设计中的经典问题，核心在于理解组合逻辑描述不完整时综合器的默认行为。
- 作答建议：先解释Latch推断的根本原因（组合逻辑中信号未被完全赋值），再列举几种典型的触发场景，最后给出规避方法。
考察要点
Latch的意外推断是FPGA设计中的经典问题，核心在于理解组合逻辑描述不完整时综合器的默认行为。
答题思路
先解释Latch推断的根本原因（组合逻辑中信号未被完全赋值），再列举几种典型的触发场景，最后给出规避方法。
这道题的参考答案包含了详细的分析和要点总结。点击下方按钮查看完整答案。
答案经过精心组织，帮助你建立系统化的知识框架。