1FPGA工程师
Verilog语言设计/always块与敏感列表/Latch的消除方法
什么是Latch？它在FPGA设计中为什么要避免？
题目摘要
FPGA工程师面试题：什么是Latch？它在FPGA设计中为什么要避免？重点考察Latch的本质定义、与触发器的区别、Latch在FPGA中引发的时序和可靠性问题。可结合先给出Latch的定义（电平敏感的存储单元），再对比Flip-Flop（边沿触发），最后说明FPGA中为什么Latch是有害...
- 岗位方向：FPGA工程师
- 所属章节：Verilog语言设计
- 当前小节：Latch的消除方法
- 考察重点：Latch的本质定义、与触发器的区别、Latch在FPGA中引发的时序和可靠性问题。
- 作答建议：先给出Latch的定义（电平敏感的存储单元），再对比Flip-Flop（边沿触发），最后说明FPGA中为什么Latch是有害的，从时序分析和资源映射两个角度展开。
考察要点
Latch的本质定义、与触发器的区别、Latch在FPGA中引发的时序和可靠性问题。
答题思路
先给出Latch的定义（电平敏感的存储单元），再对比Flip-Flop（边沿触发），最后说明FPGA中为什么Latch是有害的，从时序分析和资源映射两个角度展开。
这道题的参考答案包含了详细的分析和要点总结。点击下方按钮查看完整答案。
答案经过精心组织，帮助你建立系统化的知识框架。