3FPGA工程师
Verilog语言设计/always块与敏感列表/组合逻辑always块写法
组合逻辑always块里，什么情况会综合出锁存器？
题目摘要
FPGA工程师面试题：组合逻辑always块里，什么情况会综合出锁存器？重点考察锁存器（Latch）的产生条件，以及如何在编码中彻底避免意外锁存器。可结合先说清锁存器产生的根本原因——信号在某些条件分支下没有被赋值，然后列举典型场景，最后给出防御性编码方法来组织回答。
- 岗位方向：FPGA工程师
- 所属章节：Verilog语言设计
- 当前小节：组合逻辑always块写法
- 考察重点：锁存器（Latch）的产生条件，以及如何在编码中彻底避免意外锁存器。
- 作答建议：先说清锁存器产生的根本原因——信号在某些条件分支下没有被赋值，然后列举典型场景，最后给出防御性编码方法。
考察要点
锁存器（Latch）的产生条件，以及如何在编码中彻底避免意外锁存器。
答题思路
先说清锁存器产生的根本原因——信号在某些条件分支下没有被赋值，然后列举典型场景，最后给出防御性编码方法。
这道题的参考答案包含了详细的分析和要点总结。点击下方按钮查看完整答案。
答案经过精心组织，帮助你建立系统化的知识框架。