1FPGA工程师
Verilog语言设计/always块与敏感列表/组合逻辑always块写法
组合逻辑的always块，敏感列表怎么写？
题目摘要
FPGA工程师面试题：组合逻辑的always块，敏感列表怎么写？重点考察组合逻辑always块敏感列表的正确写法，以及Verilog-2001中 always @(*) 通配符的理解。可结合从两个时代的写法切入：先说Verilog-1995手动列举的方式，再引出Verilog-2001的...
- 岗位方向：FPGA工程师
- 所属章节：Verilog语言设计
- 当前小节：组合逻辑always块写法
- 考察重点：组合逻辑always块敏感列表的正确写法，以及Verilog-2001中 always @(*) 通配符的理解。
- 作答建议：从两个时代的写法切入：先说Verilog-1995手动列举的方式，再引出Verilog-2001的 @(*) 或 @*，最后点明为什么推荐用通配符。
考察要点
组合逻辑always块敏感列表的正确写法，以及Verilog-2001中 always @(*) 通配符的理解。
答题思路
从两个时代的写法切入：先说Verilog-1995手动列举的方式，再引出Verilog-2001的 @(*) 或 @*，最后点明为什么推荐用通配符。
这道题的参考答案包含了详细的分析和要点总结。点击下方按钮查看完整答案。
答案经过精心组织，帮助你建立系统化的知识框架。