5FPGA工程师
Verilog语言设计/赋值语义/assign连续赋值
什么时候该用assign，什么时候该用always来写组合逻辑？
题目摘要
FPGA工程师面试题：什么时候该用assign，什么时候该用always来写组合逻辑？重点考察assign与always @(*)描述组合逻辑的工程选择标准、可读性与可维护性权衡、团队编码规范意识。可结合不要简单说「都行」，要从逻辑复杂度、可读性、综合结果、编码规范四个角度给出清晰的选择依据来...
- 岗位方向：FPGA工程师
- 所属章节：Verilog语言设计
- 当前小节：assign连续赋值
- 考察重点：assign与always @(*)描述组合逻辑的工程选择标准、可读性与可维护性权衡、团队编码规范意识。
- 作答建议：不要简单说「都行」，要从逻辑复杂度、可读性、综合结果、编码规范四个角度给出清晰的选择依据。
考察要点
assign与always @(*)描述组合逻辑的工程选择标准、可读性与可维护性权衡、团队编码规范意识。
答题思路
不要简单说「都行」，要从逻辑复杂度、可读性、综合结果、编码规范四个角度给出清晰的选择依据。
这道题的参考答案包含了详细的分析和要点总结。点击下方按钮查看完整答案。
答案经过精心组织，帮助你建立系统化的知识框架。